Главная страница  Схемы квантования 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 [ 42 ] 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81

Особенно важно, чтобы внутри зоны нечувствительности Хз был точно равен 0. В противном случае в режиме хранения интегрирующий усилитель 6 будет продолжать интегрирование, что недопустимо. Обычно k берется равным 10-100 в зависимости от уровня квантования, Л=100 В, следовательно, уровень кванто-.вания равен 100/й.

4-6-5. Схема диодного квантования по уровню.

Схема квантователя состоит из входного резистора JRo, операционного усилителя 1 и квантующего диодного блока КДБ. Последний состоит из каскадного делителя напряжений, состоящего из резисторов Rdj, причем Rdi>

ю-пгь



-0<>-Ц >id2> ..>Rdn, ре-

зисторов Rcj, определяющих значения скачков ВЫХОДНОГО тока, резисторов Rmi, определяющих ширину ступени и групп по два последовательно включенных противоположно направленных диода, причем

где A.Xj - ширина /-й ступени; Kij - значение /-го скачка тока.

Опорное напряжение каскадного делителя напряжений рекомендуется брать в несколько раз большим выходного напряжения усилителя. Подавая с выхода усилителя 2 через резистор положительной обратной связи напряжение на вход усилителя 1, можно производить квантование по уровню с гистерезисными петлями.



4-7. некоторые специальные схемы с запоминающими элементами

4-7-1. Схема линейной экстраполяции входного сигнала.

Схема работает еле-

дующим образом. При замыкании ключа К осуществляется практически мгновенная фиксация поступающего дискретного сигнала х (постоянная времени цепи RCo должна быть достаточно мала).

При разомкнутом ключе уравнение схемы в интервале пТ<т:<{п+1)Т имеет следующий вид:

= jtd-]-m( T)+/?.t; (4-1)

i=C>

(4-2)

Дифференцируя (4-1) и подставляя dy/d-c из (4-2), получаем:

Устанавливая a-CajC] получаем dildx=0. Таким образом, в цепях Ci, Ri и Со протекает постоянный ток и, следовательно, происходит линейное изменение напряжений на конденсаторах Q и Со, т. е. линейное изменение у.

4-7-2. Схемы запоминания, позволяющие сравнить текущее значение запоминаемой величины с предыдущим.

с к. я 7Я7 1-оУ

у X -о о-

У -о



в схемах а и б предыдущее значение величины представлено в виде напряжения на конденсаторе С.

При подаче текущего значения запоминаемой величины путем замыкания ключа К конденсатор С либо до-заряжается, либо разряжается, что характеризуется знаком и интенсивностью импульса у (т) в момент коммутации ключа. Схемы применяются для решения итерационных задач шаговыми методами при необходимости сравнения результатов соседних циклов.

В схемах виг вместо конденсаторов используются интегрирующие усилители.

4-7-3. Схема запоминающего устройства с последовательной передачей информации (для итерационного процесса).


Каждый усилитель работает в режиме слежения-хранения. Самой простой схемой для этого является инерционное звено с малой постоянной времени и ключами на входах. Два последовательно включенных инерционных звена, входные ключи которых управляются сдвинутыми друг относительно друга во времени, или пара-фазными, импульсами Si и Sz, представляют запоминающую пару.

4-7-4. Упрощенный вариант схемы запоминающей пары с одним усилителем, использующий реле (для медленных процессов).

Ч2 л.

9 -о

При замкнутом контакте 1 торе Ci=2C составит:

реле заряд на конденса-

Яс~Ч-2С = {х+у)С,



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 [ 42 ] 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81

© 2000 - 2019 ULTRASONEX-AMFODENT.RU.
Копирование материалов разрешено исключительно при условии цититирования.