Главная страница  Автономные управляющие системы 

1 2 3 4 [ 5 ] 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

Таблица 1.7. Параметры временной модели (продолжение)

Обоэиа-чение

Параметр

Значение (дпяЕРР6010А-1)

[НС]

Задержка сигнала от выходного буфера до вывода, Vccro=2 5B,slewrate = off

loD3

Задержка сигаала от выходного буфера до вывода, slew rate = on

Задержка сигнала в выходном буфера после сигнала запрещения выхода

tzx,

Задержка сигаала в выходном буфере после сигаала разрешения выхода, Vcao = 3 3 В, slew rate=off

tzxj

Задержка снгаала в выходном буфере после сигаала разрешения выхода, Усею=2.5 В, slew rate = off

tzx3

Задержка сигаала в выходном буфере после сигаала разрешения выхода, slew rate=on

tlOE

Задержка сигаала разрешения выхода

Задержкасигаалв во входном буфере

tN.DaAV

Задержка сигнала во входном буфере при введении до-попнитальной задержки

tuXWL

ЗадержкаЛМС

now

Задержка в строке ГМС

Обозначение

Параметр

Значение (дляЕРРбОЮА-!)

[НС]

Задержка в столбце ГМС

toiN.O

Задержка данных с выделенного вывода до входа ЛЭ

toiN.C

Задержка управляющих ситалов с выделенного вывода до входа ЛЭ

Задержка сформированного в ПЛИС управляющего сигнала с выхода ЛЭ до входов других ЛЭ

tLABCAflRY

Задержка сигаала переноса в другой ЛБ

tuBCAse

Задержка сигаала каскадирования в другой ЛБ

Тестовая задержке регистр - регистр

37 6

topn

Тестовая задержка регистр - регистр через 4 ЛЭ, 3 ря-дан4ЛМС

tiNSU

Время установки глобального синхросигаала на регистре ЛЭ

Время удержания данных для глобального синхросигаала на регистре ЛЭ

toUTCO

Задержка появления данных на выхода для глобального синхросигнала

Бремене задержек распространения сигнала по ГМС приводятся из расчета худшего случая

1.3. СЕМЕЙСТВО МШООО

ПЛИС семейства МАХ7000 являются первыми CPLD фирмы ALTERA, выполненными по технологии ПЗУ с электрическим стиранием (EPROM) В настоящее время выпускаются ПЛИС МАХ7000, МАХ7000А, МАХ7000В, МАХ7000Е, MAX7000S Семейства МАХ7000А и ГИАХ7000В рассчитаны на работу в системах с напряжением питания 3 3 и 2.5 В соответственно, ПЛИС MAX7000S является дальнейшим развитием 5-вольтового МАХ7000, с возможностью программирования в системв. В настоящее время это семейство, пожалуй, является самым популярным CPLD у российских разработчиков Это связано с тем, что для работы с ПЛИС этого семейства не требуется никаких серьезных затрат, поскольку пакет IAX-i-PLUS II BASELINE полностью поддерживает всех представителей огого семейства ПЛИС, а для программирования и загрузки конфигурации устройств опубликована схема кабеля ByteBlaster и ByteBlastelV В Таблице 1.8 приведены основные характеристики ПЛИС семейства MAX7000S

Все ПЛИС MAX7000S поддерживают технологию программирования в системе (ISP, In-system programmability) и периферийного сканирования (boundary scan) в соответствии со стандартом IEEE Std 1149 1 JTAG Элементы ввода-вывода (ЭВВ) позволяют работать в системах с уровнями сигналов 5 В или 3 3 В. Матрица соеди-

нений имеет непрерывную структуру, что позволяет реализовать время задержки распространения сигнала до 5 не ПЛИС MAX7000S имеют возможность аппаратной эмуляции выходов с открытым коллектором (open - drains pin) и удовлетворяют требованиям стандарта PCI Имеется возможность индивидуального программирования цепей сброса, установки и тактирования триггеров, входящих в макроячейку Предусмотрен режим пониженного энергопотребления Программируемый логический расширитель позволяет реализовать на одной макроячейке функции до 32 переменных Имеется возможность задания бита секретности (security bit) для защиты от несанкционированного тиражирования разработки

В отличив от архитектуры МАХ7000 (рис. 1.22), ПЛИС MAX7000S (Рис. 1.23) имеют возможность использования двух глобальных тактовых сигналов

На Рис. 1.24 приведена структура макроячейки логического элемента ПЛИС MAXIOQOS. Как можно заметить, МЯ ПЛИС МАХ7000 не отличается от МЯ МАХЗООО

Аналогично ПЛИС семейства МАХЗООО, ПЛИС МАХ7000 имеют возможность использования параллельного и разделяемого расширителей, которые подробно описаны в параграфе 1 1

Таблица 1.8. Основные характеристики семейства MAX7000S

EPM7032S

EPM7064S

EPM7128S

EPM7160S

EPM7192S

EPM7256S

Лопмеская емкость, зквивалантных вентилей

1250

2500

3200

3750

5000

Число макроячеек

Число лошческих блоков

Число программируемых пользователем выводов

Задержка распространения сигаала вход-выход tpo, [не]

Время установки гаобвльного тактового сигаала, tgu, [не]

Задержка глобального тактового сигаала до выхода, tco,. [не]

30 ,

Максимальная тбальш тактовая частота, fcNT, [МГц]

175 4

175 4

1471

1493

125 0

128,!



Рис. 1.22. Архитектура МАХ7000

INPUT/GCLK1 о-INPUT/GCLRn о-INPUT/OEIn о-INPUT/0E2n о-

В...16 ;

I/O PINS

8...16 ;

I/O PINS *

8 .16

МЯ 1 16

36 16

8 16

8 16

МЯ 33 48

В 16

МЯ 17. 32

В 16

8 .16

МЯ 49 .64

8 16

8 16

I 8 .16 I/O PINS

; 8...16

I/O PINS

Рис. 1.23. Архитектура MAX7000S

INPUT/GCLK1 о-INPUT/OE2/GCLK2 INPUT/0E1 о-

INPUT/GCLRn о

6...16 ;

I/O PINS

6...16 ;

I/O PINS


; 6...16

I/O PINS

; 6...16

I/O PINS



Рис. 1.24. Структура макроячейки МАХ7000

36 сигналов ПМС

Параллельный расширитель

Глобальный сигнал Сброс синхронизации

? 5 о

16 сигналов с расширителей

.К ЭВВ

PRN ОД Q

CLRN

КПМС,

.КЭВВ

Рис. 1.25. Временная модель ПЛИС семейства МАХ7000

~1 tN

tPIA

t0E(1)

tGLOB

tLrtD

tPEXP

tLAC

tSEXP

tFlN(1)

tH tPRE tCLR tRD tCOMB

tODI tOD2{2) tOD3

tZXl tZX2(2) tZX3(1)

Ha Рис. 1.25 приведена временная модель ПЛИС семейства МАХ7000, а в Таблицах 1.9 и 1.10 ее параметры

Таблица 1.9. Параметры временной модели МШООО (все времена в не)

Обозначение

Параметр

Значение для EPM70128S-10

Задержка на входе и входном буфере

Задержка на двунаправленном выводе и входном буфере

tsEXP

Задержка разделяемого расширителя

tpEXP

Задержка параллельного расширителя

Задержка в локальной программируемой матрице И

Задержка управляющего сигнвла триггера в локальной программируемой матрице И

tlOE

Внутренняя задержка сигнвла разрешения

tool

Задержка сигнвла от выходного буфера до вывода Vccio = 3.3 В, slew rate = off

toD2

Задержка сигнала от выходного буфера до вывода, Vccio=2 5B, slew rate = off

Обозначение

Параметр

Значение для EPM70128S-10

t0D3

Задержка сигнала от выходного буфера до вывода, slew rate=on

tzx.

Задержка сигнвла в выходном буфере после сигнвла разрешения выхода, Vccra=3.3 В, slew rate=off

tzX2

Задержка сигнала в выходном буфере после сигнале разрешения выхода, Vcao-2б В, slew rate=off

tzxs

Задержка сигнвла в выходном буфере после сигнале разрешения выхода, slew rate = on

Задержка сигнвла в выходном буфере после сигнвла запрещения выхода

Время установки регистра

Время удержания сигнала на регистре

Регистровая задержка

tcOMB

Комбинационная задержка



1 2 3 4 [ 5 ] 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

© 2000 - 2022 ULTRASONEX-AMFODENT.RU.
Копирование материалов разрешено исключительно при условии цититирования.