Главная страница  Автономные управляющие системы 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 [ 15 ] 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

Logic option assignment (Назначение логической опции) управляет синтезом отдельных логических функций во время компиляции с применением стиля логического синтеза и/или отдельных опций логического синтеза Фирма Altera обеспечивает большое количество логических опций, а также готовых стилей, каждый из которых представляет собой собрание установок для логических опций, объединенное одним именем стиля синтеза (Synthesis style). Пользователь может применять готовые стили или создавать новые. Стили синтеза позволяют настраивать опции синтеза на определенное семейство устройств, учитывая при этом архитектуру семейства Для настройки стилей синтеза применяется команда Assign/ Logic Options (Рис. 2.14).

Timing assignment (Назначение временных параметров) управляет логическим синтезом и подгонкой отдельных логических функций для получения требуемых значений для времени задержки tpD (вход-нетакгируемый выход), tco (синхросигнал-выход), teu (синхросигнал-время установки), fuAX (частота синхросигнала). Пользователь может также вырезать соединения между путями распространения для конкретного сигнала и другими ячейками (блоками) проекта Назначение временных параметров блока производится по команде Assign/Timing Raquiremants (Рис. 2.15)

Кроме использования команд меню Assign назначения можно выполнять щелчком правой кнопки мыши по выбранному узлу проекта и выбирая соответствующее назначение во всплывающем меню (Рис. 2.16)

Можно определить глобальные опции устройства для компилятора, для того чтобы он их использовал для всех устройств при обработке проекта Для резервирования дополнительных возможностей логики на будущее можно задать процентное соотношение выводов и логических элементов, которые должны оставаться неиспользованными во время текущей компиляции Можно также задать уста-

Рис. 2.14. Окне команды Assign/ Logic Options

Logic Options


новки для битов опций устройств и выводов в конфигурации устройств, используемой для нескольких целей. Например, можно задать бит защиты от несанкционированного считывания (Security Bit) no умолчанию глобальным, что предотвратит пиратское копирование топологии устройств, базирующихся на памяти EPROM или EEPROM.

Рис. 2.15. Окне команды Assign/ Timing Raquiremants

riminq Requiiements

f.PP-oXHjerarthyici

ladd

~ ngjequireents




Рис. 2.16. Назначаниа с использованиам контакстного меню

с1ет06Ь5®237


Delete

Edit Pin Default Value -. Find Nodeiin Fbdrplan

1 Assign

Timing Analysis

>

-yfflip Horizontal {,

Flip Vertical [j

ft*

Rotate - -

J?Pirf>L6cation/Chp. .V:-.

;-. , Connected Pins Local Routing.

Помимо задания локальных назначений, возможно задать назначения для всего проекта, используя т н глобальные назначения (Global Assigments)

Можно ввести глобальные временные требования для проекта, задавая общие характеристики для времени задержки tpo (вход-нерегистрируемый выход), tco (синхросигнал-выход), tsu (синхросигнал-время установки), fMAx (частота синхросигнала) Можно также удалять соединения между любыми двунаправленными контурами обратной связи, цепями прохождения сигналов Preset (установка 1) и Clear (установка 0) и другими цепями синхронизации в проекте Для этих целей используется команда Assign/Global Project Timing Requirements (Рис. 2.17)

Рис. 2.17. Окно команды Assign/ Global Projact Timing Requirements

Global Project Timing Requirements

Project Name is:--c;V.Afinndem06b5.gdf Sf-Global Project Timing Requirements-

ё i tod:

fmax: ]l5mhz

- P? Cut All Bidirectional Feedback Timing Paths j-P CutAII Clear Preset timing Paths \ У.

sj? Ignore Timing Assignments During Fitting

. Cancel

Флажок Cut All Bidirectional Feedback Timing Paths позволяет исключить все цепи обратной связи для двунаправленных выводов

Флажок Cut All Clear & Preset Timing Paths позволяет удалить соединения между всеми цепями сброса и предустановки проекта

Флажок Ignore Timing Assignments Dunng Fitting позволяет запустить трассировщик (Fitter) без учета временных ограничений про-

екта Когда этот флажок сброшен и заданы временные параметры, то осуществляется так называемый управляемый синтез (time driving synthesis)

Из собственного опыта заметим, что в начале, для ускорения компиляции, следует выбрать этот флажок, а в дальнейшем, при вылизывании проекта, сбросить Следует помнить, что управляемый временной синтез возможен только для устройств FLEX, для устройств МАХ времена задержек предопределены и в случае назначения временных параметров происходит только лишь проверка соответствия полученных при синтезе параметров заданным

Можно сделать глобальные установки для компилятора в части логического синтеза проекта Можно задать используемый по умолчанию стиль логического синтеза, определить критерий оптимизации либо быстродейст ие (Speed), либо занимаемым место на кристалле (Area), дать указания компилятору по выбору автоматических глобальных сигналов управления, таких, как Clock (тактовый), Clear (установка 0), Preset (установка 1) и Output Enable (разрешение выхода) Можно также выбрать для компилятора режим стандартного или многоуровневого синтеза, режим кодирования цифрового автомата с 1 при подключении питания, а также режим автоматической упаковки регистров Кроме гого можно выбрать вариант автоматической реализации логики в Оыстрых входных или выходных логических элементах и ячейках входа/выхода (Slew rate), выводах с открытым стоком (орвп drain pins) и блоках ячеек памяти ЕАВ Для назначения глобальных параметров логического синтеза используют команду Assign/ Global Project Logic Synthesis (Рис. 2.16)

Кнопка Define Synthesis Style позволяет выбрать более тонкие параметры стиля синтеза (Рис. 2.19)

Как видно из Рис. 2.19, возможно выбрать имя стиля, способ реализации и максимальную длину цепочек переноса и каскадирования, степень минимизации логических функций и другие параметры синтеза

Кнопка Advanced Options позволяет выбрать параметры синтеза в диалоговом окне, приведенном на Рис. 2.20.




Рис. 2.19. Определение стиля синтеза


Matei-iissf- ? j3;.T


Рис. 2.20. Окно Advanced Optlcns

Advanced Options

ijppof Hferarchy.;c:\!..yin1.\d : . - :-

iviEecompose GatedllBpkfr-Subfactor Frfracliotv-

37дРив1!с а1е Logic Extracfonfc 17 Resnnthesize Network.

2.3. РЕДАКТОРЫ MAX PLUS II

Bee пять редакторов MAX PLUS II и три редактора создания файла проекта (графический, текстовый и сигнальный) имеют общие функции, такие, как, например, сохранение и вызов файла Кроме того, прило)кения редактора МАХ PLUS II имеют следующие общие функции:

- созр.ану1е файлов символов и файлов с прототипами функций (lnclude-файлы), (symbol and include file generation);

- поиск узлов (node location),

- траверз иерархического дерева (hierarchy traversal),

- всплывающие окна меню, зависящего от контекста (context-sensitive menu comands),

- временной анализ ( Timing Analysis),

- поиск и замена фрагментов текста (Find & Replace Text),

- отмена последнего шага редактирования, его возвращение, вырезка, копирование, вставка и удаление выбранных фрагментов, обмен фрагментами между приложениями МАХ PLUS II или приложениями Windows (Undo, Cut, copy.Paste & Delete);

- печать (pnnt)

Ha Рис. 2,21 показано окно графического редактора (Graphic Editor) MAX PLUS II, обеспечивающего проектирование в реальном формате изображения (WYSIWIG) В нем можно создавать новые файлы (команда New из меню File). Вызывается графический редактор из меню МАХ PLUS II.

Графические файлы проекта (.gdf) или схемные файлы OrCAD (.sch), созданные в данном графическом редакторе, могут включать любую комбинацию символов примитивов, мегафункции и макрофункций Символы могут представлять собой любой тип файла проекта (.gdf .sch .tdf .vhd .v .wdf .edf .xnf .adf .smf) Универсальность графического редактора характеризуется следующими чертами.

1 Инструмент выбора ( стрелка ) облегчает разработку проекта Он позволяет двигать и копировать объекты, а также вводить новые символы Когда вы помещаете его на вывод или конец линии, он автоматически преобразуется в инструмент рисования ортогональных линий Если им щелкнуть на тексте, он автоматически преобразуется в инструмент редактирования текста

2 Символы соединяются сигнальными линиями или линиями шин (bus), которые представляют собой несколько логически сгруппированных узлов Узлом называется именованный вход или выход логического примитива, макро- или мегафункции. Когда вы присваиваете узлу имя, вы можете соединить его с другими узлами или символами только по имени Шины соединяются по имени, но возможно и их графическое соединение

3 Пользователь може! переопределить порты, используемые в каждом отдельном примере символа мега- или макрофункции, а также инвертировать их При этом для указания инвертированного порта появится кружок, обозначающий инверсию

4 Можно выбрать несколько объектов в прямоугольной области и редактировать их вместе или по отдельности. При перемещении выбранной области сигнальные связи сохраняются

5 Для каждого символа можно просматривать назначения зондов, выводов, расположения, чипов, клик, временных [параметров, местную трассировку, логические опции и назначения параметров Для облегчения тестирования можно также создать назначения групп выводов, которые будут определять соединения внешнего устройства между выводами



1 2 3 4 5 6 7 8 9 10 11 12 13 14 [ 15 ] 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

© 2000 - 2021 ULTRASONEX-AMFODENT.RU.
Копирование материалов разрешено исключительно при условии цититирования.