Главная страница  Автономные управляющие системы 

1 2 3 4 5 6 7 8 9 [ 10 ] 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

Как можно заметить, структура ЛБ объединяет все лучшее, что наработано в предшествующих семействах ПЛИС Каждый ЛЭ имеет возможность коммутации на два столбца ГМС, подобно ПЛИС семейства FLEX6000. Матрица соединений мегаблока (МСМ) коммутируется на ЛМС ЛБ и на строки ГМС.

В отличие от семейств FLEX, ЛЭ АРЕХ20К имеет возможность формирования управляющих сигналов триггера как с помощью глобальных и локальных сигналов, так и используя сигналы мегаблока

Аналогично семействам FLEX, ЛЭ может быть сконфигурирован в нормальном, арифметическом или счетном режиме, допускает каскадирование и цепочечный перенос

Структура соединений приведена на Рис. 1.51

Подобно ПЛИС семейств МАХ в состав АРЕХ20К входят макроячейки, имеющие программируемую матрицу И и параллельный расширитель

Отличительной особенностью АРЕХ20К являются системные блоки памяти (ESB, embedded system block), показанные на Рис. 1.53.

Отличительной особенностью СБП является то, что он может быть сконфигурирован как контекстно-адресуемая память (т е память, адресуемая по ее содержимому), как двупортовая память, что существенно расширяет возможности применения

На Рис. 1.54 приведена организация блока ввода-вывода (БВВ). Каждый БВВ может быть сконфигурирован в соответствии с различными уровнями логических сигналов, а также существуют два блока, поддерживающих скоростной интерфейс LVDS Такая организация ввода-вывода позволяет использовать ПЛИС в системах с различными уровнями сигналов. Как и семейства FLEX, АРЕХ20К поддерживает спецификацию уровней PCI

ВТабл. 1.16 приведены временные параметры АРЕХ20К

Рис. 1.50. Логический элемент АРЕХ20К

Вход Вход Синхронная Синхронный

переноса каскадирования установка сброс

Datat Data2 DataS Data4

Carry Chain

Labotrll . Labctrl2. Сброс.

Асинхронный сброс/ установка

Labclkt. Labclk2.

Laboikenat. Labcikena2.

Синхронизация

Цепи каскадирования

Логика синхронного сброса и установки

PRN D Q

>

гНЕМА CLRN

.к ГМС, МСМ, ЛМС

. к ГМС, МСМ, ЛМС

Выход Выход

J переноса каскадировании

Рис. 1.51. Структура соединений АРЕХ20К

Строка ГМС

эвв <-> MegaLAB

эвв *-* MegaLAB

Столбец ГМС ---

MegaLAB

MegaLAB

MegaLAB

MegaLAB

MegaLAB

MegaLAB -

MegaLAB

MegaLAB

MegaLAB

MegaLAB

2-4921



Рис. 1.52. Макроячейка АРЕХ20К

Разрешение синхро- Синхро-Сброс низации низация

Параллельный расширитель

III III

32 сигналов ПМС

Прогр регистр

D Q

ENA CLRN

. Выход МЯ

Сброс

Рис. 1.53. Системный блок памяти

WRADDRESS RDADDRESS DATA Q WREN RDEN INCLOCK OUTCLOCK INCLOCKEN OUTCLOCKEN INACLR OUTACLR

Рис. 1.54. Организация ввода-вывода

БВВ N2 \>

Блок выходов LVDS

БВВМЗ

1 БВВ N6 1

БВВ N4

Поддерживаемые стандарты

LVTTL LVCMOS 2.5-V 1.B-V 3 3V PCI GTL+

SSTL-3 CLASS I AND II SSTL-2 CLASS I AND II HSTL CLASS l,ll,lll,IV CTT AGP

БВВ N7

БВВМО

Входной блок LVDS

BBBNI

БВВ N5

Таблица 1.18. Временные параметры АРЕХ20К

Обозначение

Параметр

Зиачеииедля ЕР20К100-1 ис

ItNSU

Время установки глобального тактового импупьса

Время удержания данных относительно глобального тактового импульса

1о1ЯС0

Время задержки выходных данных относительно глобального тактового импулы:а

iSUBIOIR

Время установки двунаправленного вывода относительно глобального тактового импульса

liNHBlDIR

Время удержания двунаправленного вывода относительно глобального тактового импульса

OUTCOBIDIR

Время задержки выходных данных на двунапрааленном выводе относительно глобального тактового импупьса

XZBIDIR

Задержка перехода выходного буфера в фетье состояние

IzXBIDIR

Задержка перехода выходного буфера из третьего состояния



1.8. КОНФИГУРАЦИОННЫЕ ПЗУ

Для хранения конфигурационной информации ПЛИС используются последовательные ПЗУ На Рис. 1.55 и 1.56 показаны конфигурационные ПЗУ фирмы ALTERA.

Рис. 1.55. Конфигурационные ПЗУ, программируемые с помощью программатора

DATA 1

DCLK 2 <

СЕ 3 <

пС8 4 i

В Vcc

> 7 Vcc

! 6 nCASC(l)

ь 5 GND

u it u й u с Q с > с

со см - ° 2

DCLK n с n с п с ОЕ

18 Vcc 17 ПС

16 15 14

п с п с п с

9 ~

U U U й с: с с: > с: с

п с DCLK п с п с п.с. п.о. ОЕ п с

. см tn (О

) о о и о : g с d с

24 п с 23 Vcc 22 по 21 по 20 ПС 19 по 18 ПС 17 ПС

Рис. 1.56. Конфигурационные ПЗУ EPC2, программируемые по JTAG

с с и > с (-

о О) с <0 и


в Таблице 1.19 приведены основные данные по конфигурации различных ПЛИС с помощью конфигурационных ПЗУ Таблица 1.19. Конфигурация ПЛИС с использованием ПЗУ

ПЛИС

ЕР20К100

ЕРС2

ЕР20К200

2ХЕРС2

ЕР20К400

ЗХЕРС2

EPFIOKI0, EPF10KI0A

ЕРС2,ЕРС1,ЕРС1441

EPF10K20

ЕРС2,ЕРС1,ЕРС1441

EPF10K30E

ЕРС2, ЕРС1

EPF10K30, EPF10K30A

ЕРС2, ЕРС1,ЕРС1441

EPF10K40

ЕРС2, ЕРС1

EPF10K50, EPF10K50V, EPF10K50E

ЕРС2,ЕРС1

EPF10K70

ЕРС2, ЕРС1

EPF10K100, EPF10K100A EPF10K100B, EPF10K100E

ЕРС2, ЕРС1

EPF10K130V

ЕРС2,2ХЕРС1

EPF10K130E

2ХЕРС2,2ХЕРС1

EPF10K200E

2ХЕРС2,ЗХЕРС1

EPF10K250A

2ХЕРС2,4ХЕРС1

EPF8282A

ЕРС1,ЕРС1441 ЕРС1064

EPF8282AV

EPC1,EPC1441,EPC1064V

EPF8452A

ЕРС1,ЕРС1441,ЕРС1213

EPF8636A

ЕРС1,ЕРС1441,ЕРС1213

EPF8820A

ЕРС1,ЕРС1441,ЕРС1213

EPF81188A

ЕРС1 ЕРС1441,ЕРС1213

EPF81500A

ЕРС1 ЕРС1441

EPF6010A

ЕРС2, ЕРС1,ЕРС1441

EPF6016 EPF6016A

ЕРС2, ЕРС1,ЕРС1441

EPF6024A

ЕРС2 ЕРС1 ЕРС1441

При необходимости используется каскадное включение нескольких ПЗУ На Рис. 1.57-1.61 приведены схемы включения конфигурационных ПЗУ и ПЛИС различных семейств

Рис. 1.57. Конфигурация ПЛИС FLEX6000, FLEX10K, АРЕХ20К при помощи ПЗУ ЕРС2, ЕРС1, ЕРС1441

Vcc 9 Vcc 9 Vcc<; ЮкП ЮкП ЮкГ

DCLK DATAO nSTATUS CONF DONE MSELO nCONFIG MSELI nCE

DCLK DATA OE nCS

nlNIT CONF (3)

Рис. 1.56. Конфигурация ПЛИС FLEX6000, FLEX10K, APEX20K при помощи двух ПЗУ ЕРС2, ЕРС1, ЕРС1441

Vcc 1 к

DCLK DATAO nSTATUS CONF DONE MSELO nCONFIG MSEL1 nCEl.-I

Vcc I к

Vcc 1 к

DCLK DATA OE nCS

nlNIT C0NF(3)

nCASC

4DCLK DATA nCS OE



1 2 3 4 5 6 7 8 9 [ 10 ] 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

© 2000 - 2021 ULTRASONEX-AMFODENT.RU.
Копирование материалов разрешено исключительно при условии цититирования.